شرکت نیمه هادی فابل کره جنوبی Panmnesia در حال توسعه CXL و UAL/Ethernet است. این شرکت یک تراشه فیوژن PCIe-CXL را برای پشتیبانی از یکسان سازی CXL/UAL در آینده راه اندازی کرده است. در همین حال، Meta برای افزایش ظرفیت حافظه و افزایش سرعت سیستم، DRAM قدیمی را از طریق CXL روی سرورهای جدید مستقر می کند.
Panmnesia بر توسعه کنترلر و سوئیچ CXL تمرکز دارد. Compute Express Link (CXL) یک پسوند گذرگاه PCIe خارج از شاسی است که در اصل بر پایه PCIe 5.0 است و اکنون با استانداردهای PCIe 6.0 و 7.0 سازگار است. میونگسو جونگ، مدیر عامل Panmnesia، خاطرنشان کرد که صنعت مدتها بر این باور بود که سوئیچهای متصل به CPU باعث میشوند که سوئیچهای قابل اتصال به CPU باعث عدم دسترسی به حافظه شوند. دستگاه ها (MHD) غیر عملی و اجباری به استقرار مستقیم MHD. او توضیح داد که چنین مسائل تاخیری ناشی از عدم بلوغ اولیه CXL است تا محدودیتهای استاندارد ذاتی، و با بلوغ اکوسیستم محو خواهند شد. سوئیچهای کنترلکننده CXL نسل بعدی این شرکت عملکردی مقیاسپذیر، کم تأخیر و پایدار را ارائه میکنند.
Panmnesia در ISCA 2026 کنترلر CXL بهینه سازی شده و سوئیچ مبتنی بر پورت (PBR) خود را به نمایش خواهد گذاشت. طراحی های اولیه CXL از IP PCIe با بافرهای لایه مستقل و کنترل زمان بندی جداگانه استفاده می کردند که باعث سربار همگام سازی چندلایه سنگین و تأخیر اضافی می شود.
کنترلر جدید Panmnesia از بافرهای مشترک چندلایه ای برای حذف بیشتر سربارها با بهینه سازی های بیشتر برای لایه های خاص برای تأخیر کمتر استفاده می کند. PCIe سنتی و CXL اولیه متکی به مسیریابی مبتنی بر سلسله مراتب (HBR) محدود به توپولوژی های درختی هستند، در حالی که PBR داده ها را از طریق شناسه های پورت دستگاه منحصر به فرد جهت فعال کردن توپولوژی های دلخواه منعطف هدایت می کند. سوئیچ جدید از هر دو حالت PBR و HBR پشتیبانی می کند.
گسترش حافظه CXL معمولی از MHD های مستقیم CPU با مقیاس پذیری محدود استفاده می کند. سوئیچ فابریک Panmnesia گسترش حافظه در مقیاس بزرگ را با تأخیر قابل مقایسه و پهنای باند سیستم بالاتر امکان پذیر می کند و به طور پایدار تا 64 گره متصل را در آزمایش ها پشتیبانی می کند.
Panmnesia تراشه های سوئیچ فیوژن PCIe 6.4-CXL 3.2 پیش از عرضه را عرضه کرده است. IP ارتقا یافته آن ویژگیهای CXL 4.0 را ادغام میکند و یک راهحل ترکیبی کامل PCIe 7.0-CXL 4.0 را ارائه میدهد. Panmnesia و Meta مقالات پشت سر هم را در جلسه صنعت 29 ژوئن ISCA 2026 ارائه خواهند کرد. مقاله Panmnesia یک کنترلر CXL با تأخیر کم اثبات شده با سیلیکون و سوئیچ PBR برای پارچه های حافظه محور را مورد بحث قرار می دهد. مقاله Meta Vistara را معرفی میکند، راهحل استقرار CXL تمام پشته آن برای مراکز داده در مقیاس بزرگ.
تیم Meta's Vistara با توجه به کمبود حافظه، افزایش هزینه ها و تاخیر در تحویل، استفاده مجدد از DDR4 DIMM های بازنشسته در کنار حافظه DDR5 سرور محلی از طریق اتصالات استاندارد CXL را پیشنهاد می کند. این رویکرد گسترش حافظه با هزینه نزدیک به صفر، عملکرد عملیاتی بالاتر و انتشار کربن کمتر را امکان پذیر می کند.
پذیرش آهسته CXL در صنعت ناشی از پهنای باند کم، تأخیر زیاد و سربار زمان اجرا حافظه CXL است. داده های تولید متا نشان می دهد که حافظه گسترش یافته CXL نسبت به حافظه محلی 10× پهنای باند کمتر و 60 درصد تأخیر بیشتری ارائه می دهد. علاوه بر این، بیشتر راهحلهای تجاری CXL DRAM را با کنترلکنندهها ادغام میکنند و پشتیبانی از DDR4 را ندارند و استفاده مجدد از حافظه قدیمی را مسدود میکنند.
متا این نقاط درد را از طریق طراحی مشترک سخت افزار و نرم افزار برطرف می کند. Vistara CXL ASIC سفارشی را توسعه داده است که برای استفاده مجدد از DRAM، بهره وری انرژی و تأخیر کم بهینه شده است. در سمت نرمافزار، یک راهحل ارتقا یافته Transparent Page Placement (TPP) نسبت حافظه محلی/گسترش یافته را به صورت پویا تنظیم میکند و پیکربندیهای مخصوص بار کاری را خودکار میکند و حافظه CXL را برای بارهای کاری حساس به تأخیر غیرفعال میکند.
این مقاله به طور کامل ارزش عملی CXL و دستاوردهای عملکرد قابل توجه را در بارهای کاری مختلف تأیید می کند. راه حل متا استقرار سرور استنتاج ML تفکیک شده را تا 25 درصد کاهش می دهد و متوسط تأخیر حافظه پنهان توزیع شده را تا 29 درصد کاهش می دهد.
ISCA 2026 از 27 ژوئن تا 1 ژوئیه در رالی، ایالات متحده آمریکا برگزار می شود. شرکای Panmnesia میتوانند به تراشههای سوئیچ فیوژن PCIe 6.4-CXL 3.2، سیستمهای آزمایشی و IP ترکیبی PCIe 7.0-CXL 4.0 پیشانتشار دسترسی داشته باشند.
پاورقی: سوئیچ های CXL پردازنده های گرافیکی، حافظه و سایر دستگاه های سیستم را پل می کند. PBR از توپولوژی های شبکه دلخواه منعطف پشتیبانی می کند که از ساختار درختی سفت و سخت HBR بهتر عمل می کند و انعطاف پذیری معماری را بهبود می بخشد. Ultra Accelerator Link (UAL)، رقیب NVIDIA NVLink، اتصال متقابل شتاب دهنده هوش مصنوعی با سرعت بالا را امکان پذیر می کند. اتحاد آن شامل AMD، AWS، Google، Microsoft، Meta، Panmnesia و دیگر بازیگران کلیدی صنعت است.
پکن Qianxing Jietong Technology Co., Ltd.
سندی یانگ / مدیر استراتژی جهانی
WhatsApp / WeChat: +86 13426366826
ایمیل: yangyd@qianxingdata.com
وب سایت: www.qianxingdata.com/www.storagesserver.com
تمرکز تجاری:
توزیع محصول ICT/یکپارچه سازی سیستم و خدمات/راه حل های زیرساخت
با بیش از 20 سال تجربه توزیع فناوری اطلاعات، ما با برندهای پیشرو جهانی برای ارائه محصولات قابل اعتماد و خدمات حرفه ای همکاری می کنیم.
«استفاده از فناوری برای ساختن جهانی هوشمند» ارائهدهنده خدمات مورد اعتماد شما در زمینه فناوری اطلاعات و ارتباطات!
پیام شما باید بین 20 تا 3000 کاراکتر باشد!
Persian
